W631GG6KB-12 IC DRAM 1 ГБИТ ПАРАЛЛЕЛЬНО 96WBGA Winbond Electronics

Общее описание

W631GG6KB - это 1G битная DDR3 SDRAM, организованная в 8,388,608 слов x 8 банков x 16 бит. Это устройство достигает высокой скорости передачи данных до 1866 Мб/сек/пина (DDR3-1866) для различных приложений. W631GG6KB сортируется на следующие классы скорости: -11,- 12, 12I, 12A, 12K -15, 15I, 15A и 15K. Степень скорости -11 соответствует спецификации DDR3-1866 (13-13-13).Степени скорости 12A и 12K соответствуют спецификации DDR3-1600 (11-11-11) (промышленный класс 12I, гарантированный для поддержки -40 °C ≤ TCASE ≤ 95 °C)-5, 15I, 15A и 15K скоростные классы соответствуют спецификации DDR3-1333 (9-9-9) (промышленный класс 15I, который гарантированно поддерживает -40 °C ≤ TCASE ≤ 95 °C).

СТРАНИЦЫ

В случае, если не установлено соответствующее устройство, то в случае, если не установлено соответствующее устройство, то в случае, если не установлено соответствующее устройство, то в случае, если не установлено соответствующее устройство, то в случае, если не установлено соответствующее устройство, то в случае, если не установлено соответствующее устройство, то в случае необходимости вводится дополнительное устройство.
Архитектура двойной скорости передачи данных: две передачи данных в часовой цикл
8 внутренних банков для одновременной работы
Архитектура 8-битного предварительного поиска
¢ CAS-задержка: 6, 7, 8, 9, 10, 11 и 13
Режимы взрывной длины 8 (BL8) и взрывной лопатки 4 (BC4): фиксированы с помощью регистра режима (MRS) или выбираются на лету (OTF)
Програмируемое редактирование считывания: перемещенное или последовательное
Двунаправленные дифференциальные светофоры данных (DQS и DQS#) передаются/принимаются с данными
️ Крайняя сбалансированность с данными чтения и центральная сбалансированность с данными записи
DLL выстраивает переходы DQ и DQS с часами
Входные сигналы дифференциального часа (CK и CK#)
Команды, введенные на каждом положительном краю CK, данных и маски данных, ссылаются на оба края дифференциальной пары данных (двойная скорость передачи данных)
️ Опубликованный CAS с программируемой аддитивной задержкой (AL = 0, CL - 1 и CL - 2) для повышения эффективности команды, адресации и шины данных
Прочитание задержки = аддитивная задержка плюс CAS задержка (RL = AL + CL)
¢ Автоматическая зарядка для зачитывания и записи
Обновить, самообновить, автоматически самообновить (ASR) и частично самообновить массив (PASR)
 Precharged Power Down and Active Power Down