IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc.

Описание

IDT70T651/9 представляет собой высокоскоростную 256/128K x 36 асинхронную двойную портную статическую оперативную память.IDT70T651/9 предназначен для использования как самостоятельная 9216/4608K-битная двойная портовая оперативная память или как комбинация MAS TER/SLAVE двойной портовой оперативной памяти для 72-битных или более словных системИспользование подхода IDT MASTER/SLAVE Dual-Port RAM в 72-битных или более широких системах памяти приводит к полной скорости, без ошибок без необходимости дополнительной дискретной логики.
Это устройство обеспечивает два независимых порта с отдельными пинами управления, адресации и ввода / вывода, которые позволяют независимый, асинхронный доступ для чтения или записи в любое место в памяти.Функция автоматического отключения питания, управляемая чипом, позволяет (или CE0 или CE1) позволить схемам на чипе каждого порта входить в режим очень низкой мощности ожидания.
IDT70T651/9 имеет режим RapidWrite, который позволяет конструктору выполнять операции записи обратно без импульсации ввода R / W каждый цикл.Это особенно важно при 8 и 10ns времени цикла IDT70T651/9, облегчая конструкционные соображения на этих высоких уровнях производительности.
70T651/9 может поддерживать рабочее напряжение либо 3,3 В, либо 2,5 В на одном или обоих портах, управляемом пинами OPT. Источник питания для ядра устройства (VDD) составляет 2,5 В.

Особенности

◆ Истинные двойные ячейки памяти, позволяющие одновременный доступ к одному и тому же месту памяти
◆ Высокоскоростной доступ
Коммерческий: 8/10/12/15 нс (максимум.)
Промышленный: 10/12 нс (макс.)
◆ Режим RapidWrite упрощает высокоскоростные последовательные циклы записи
◆ Двойной чип позволяет расширяться без внешней логики
◆ IDT70T651/9 легко расширяет ширину шины трассы данных до 72 бит или более с помощью выбора Master/Slave при каскадном использовании более одного устройства
◆ M/S = VIH для знака вывода BUSY на Master, M/S = VIL для ввода BUSY на Slave
◆ Загруженные и прерываемые флаги
◆ Логика арбитража портов на чипе
◆ Полная поддержка аппаратного обеспечения на чипе для сигнализации семафоров между портами
◆ Полностью асинхронная работа с обеих сторон
◆ Отдельные байтные элементы управления для совместимости мультиплексной шины и шины
◆ Входы режима сна на обоих портах
◆ Поддерживает функции JTAG, соответствующие стандарту IEEE 1149.1
◆ Одно питание 2,5 В (± 100 мВ) для ядра
◆ LVTTL-совместимое, выбираемое 3,3V (± 150mV) /2,5V (± 100mV) питание для I/O и управляющих сигналов на каждом порту
◆ Продается в 256 шаровых формах, в 208-колесных пластиковых и 208-колесных формах.
◆ Промышленный диапазон температуры (от 40°C до +85°C) доступен для выбранных скоростей